Итак, подолью керосинчика в огонь. Дофига новостей: http://news.google.com/nwshp?hl=en&tab= ... EBIHA1.DTL

Цитата:

---

Intel’s Next Generation Micro-architecture**

• Higher Performance OOO (out of order) Engine**
–Wider (4 issue); Deeper Buffers; 14 Stage Efficient Pipeline

• Advanced Power Capability**
–Architected for Power Efficiency

• MultiMulti-core Enhanced Cache System**
–Shared & scalable L2 Cache
–Direct L1 to L1 cache transfer; Higher relative L2-core BW;

• Improved Memory Access**
–Improved Pre-fetch, Memory Disambiguation

**Micro-Architecture and Features Names TBD

---

1) Trace-cache: есть или нет
2) Как в pentium m прикрутили AMD64?
3) Что сулит 4-issue OOO (обошли АМД в этом плане)
4) Общий Л2 vs Отдельный как в К8
5) Частотный потенциал (без Replay, конечно)?
6) Direct L1 to L1 cache transfer — насколько быстрая \ широкая шина? Ядра на подложке отдельные..

И так далее

2) Почему вы решили, что "прикручивали к Pentium M"?

BorisU
Есть альтернативные идеи — излагай

ЗЫ у нас тут лучше чем на ixbt, добро пожаловать

например с нуля делали новую архитектуру, используя опыт предыдущих.

Ivan Andreevich писал(а):

---

1) Trace-cache: есть или нет

---

IMHO, не нужен
2) Как в pentium m прикрутили AMD64?
особых проблем быть не должно
3) Что сулит 4-issue OOO (обошли АМД в этом плане)
давно пора, тем более, что у AMD макро-операции, они часто "весомее" микроопераций P6.
4) Общий Л2 vs Отдельный как в К8
Это несомненно лучше. Вообще, L2 кэш и сейчас лучше.
5) Частотный потенциал (без Replay, конечно)?
выше K8
6) Direct L1 to L1 cache transfer — насколько быстрая \ широкая шина?
Скорость и ширина, вероятно, сравнимы с доступом в L2. Не совсем понятно, зачем делать лучше.

BorisU писал(а):

---

например с нуля делали новую архитектуру, используя опыт предыдущих.

---

P4 (NetBurst) с нуля не делали, за основу была взята микроархитектура P6, к которой был заменен front-end (TraceCacheи т.д. с целью упростить декодер) и исполнительная часть, (RapidExecEngine, с целью повысить рабочую частоту). Именно эти части в настоящий момент как раз неактуальны.

Впрочем, обратные "заимствования" (из P4 в P-M) тоже были, но носили фрагментарный характер.

>–Wider (4 issue); Deeper Buffers; 14 Stage Efficient Pipeline

Да, похоже на доработку Pentium-M.

>3) Что сулит 4-issue OOO (обошли АМД в этом плане)

Не знаю, хорошо это или плохо... Декодеры будут ещё более извращёнными, что ограничит частотный потенциал ядра. Эффективность загрузки ФУ тоже под вопросом. Подождём подробностей...

>4) Общий Л2 vs Отдельный как в К8

Идея, кстати, неплоха. Если бы D-cache был со сквозной записью, то это бы упростило до максимума обеспечение когерентности. Но вряд ли Интел на это пойдёт.

>6) Direct L1 to L1 cache transfer — насколько быстрая \ широкая шина? Ядра на подложке отдельные..

Не меньше 256 бит, скорее всего. Задержки на доступ к чужому D-cache будут на пару тактов выше, но интересно, какова будет политика доступа: последовательная или параллельная.

>5) Частотный потенциал (без Replay, конечно)?

Кстати, не факт. В некоторой упрощённой форме риплэй может сохраниться. Как у EV6, например.

Walter S. Farrell
Не знаю, хорошо это или плохо
Ага. АМД думает что больше уже не лучше. Они много раз говорили что больше чем в К7 уже не будет..
последовательная или параллельная.
http://theinquirer.net/?article=25674
Тут говорится о последовательном доступе в Л2. Посему, можно предположить последовательный доступ в Л1.
В некоторой упрощённой форме риплэй может сохраниться
Я, конечно, имел ввиду жуть которая в П4 — её не будет
BorisU
С нуля ни АМД ни Интел не делают
VLev
выше K8
Это ясно. А если цифрами? Я думаю что почти 4 ГГц.

Ivan Andreevich писал(а):

---

Walter S. Farrell
VLev
выше K8
Это ясно. А если цифрами? Я думаю что почти 4 ГГц.

---

А зачем?

chavv
Чего зачем?

Ivan Andreevich писал(а):

---

Это ясно. А если цифрами? Я думаю что почти 4 ГГц.

---

Я не возьмусь назвать конкретную цифру. За основу прогноза конечно можно взять современные P-M. В плюс идет "десктопный" редизайн и 65нм техпроцесс, в минус --- 64бит 1-тактовый сумматор и 4-issue планировщики/отставка. Ну и в полном тумане --- новый декодер (сейчас это самая сложная часть P6).

Может они соберутся выкинуть всякое неиспользуемое старье из системы команд, наконец?

BorisU писал(а):

---

Может они соберутся выкинуть всякое неиспользуемое старье из системы команд, наконец?

---

нет. Изменений в программной модели быть не должно никаких IMHO.

засчет чего "5) Частотный потенциал (без Replay, конечно)?" будет выше ?
14 стадий против 12 у К8
14 против 31 у Прескот.....
+ 4-issue vs 3 vs 2 ...

Ivan Andreevich

>Тут говорится о последовательном доступе в Л2. Посему, можно предположить последовательный доступ в Л1.

Так с S-cache оно и понятно, незачем его перегружать лишними запросами. А вот с D-cache возможны варианты. Либо параллельно лезть в оба D-cache, либо в чужой D-cache параллельно с доступом в свой S-cache.

Ещё вот что интересно: неужели Интел изменила политику подключения D-cache на невключающую (exclusive)? Ведь если она бы осталась включающей, то есть содержимое обоих D-caches дублировалось бы в едином S-cache, то зачем усложнять дизайн и разводить лишнюю широкую шину между D-caches? Достаточно просто пройтись по тэгам S-cache...

BorisU

>Может они соберутся выкинуть всякое неиспользуемое старье из системы команд, наконец?

Очень маловероятно. Возможность выполнения даже самого древнего кода -- предмет особой гордости Интела. К тому же, всякое старьё в виде BCD-команд, ASCII-коррекции и прочего уже давно отдыхает в микрокоде, куда уж дальше...

Sossoman & Yonah @ Cinebench:
http://www.computerbase.de/news/hardwar ... man_yonah/

Гм.. 1 x Dual Sossoman 1.5 GHz это 2 ядра. Примерно равен X2 3800+. Сinebench некритичен к ПСП (кстати, какая подсистема памяти у dual sossoman — 128-bit DDR666?) Можно сравнить числодробительный IPC — у Х2 он немного лучше. В двухпроцессорных системах Оптероны ещё оторвутся т.к. ПСП выше... В общем бояЦЦа только если Интел выпустить что-нить типа 2.5 ГГц DC.

Cкриншот CPU-Z показывает бред. 1) FSB 600 x 4 , множитель 2.5 и отсутствие поддержки AMD64.
lefty
ИМХО АМД реально может выпустить 2 x 2.8 GHz до конца года без смены техпроцесса, или даже 3 ГГц в первом квартале след. года. Хотя, наверное, 2.8 выйдет в Q106 вместе с FX-59.

Ivan Andreevich

Цитата:

---

1 x Dual Sossoman 1.5 GHz это 2 ядра.

---

Это где вы там такое увидели ?

Arie
Прошу прощения, я имел ввиду экстраполяцию производительности 2 ГГц "соски"

Всмысле чего увидел?

Про Sossaman

Цитата:

---

Being all about Enterprise, Pat talked about Sossaman — an Intel Xeon processor based on the 65nm Yonah core.

Sossaman will be made available at two separate power envelopes: 15W and 30W, both of which are extremely low for what will essentially be a high performance dual core server.

Intel will be making Sossaman available in 1U racks as well as other small form factor enterprise offerings.

---

У Yonah нет 64 бит, так что тут наверно их тоже нет.

BorisU
У Yonah нет 64 бит, так что тут наверно их тоже нет.
А к чему тогда в слайдах написано 64-бита были взяты у П4? Не.. скорее в ноутах они искуственно отключены.

Ivan Andreevich

Цитата:

---

А к чему тогда в слайдах написано 64-бита были взяты у П4

---

Так Sossaman это не "next generation".

Ivan Andreevich
Sossoman & Yonah @ Cinebench:
http://www.computerbase.de/news/hardwar ... man_yonah/

То есть, еще не существующий dual yonah, после своего появления, вероятно, не сможет в топовой версии догнать даже Athlon 64 X2 3800+...
Близится ценовая война?

Какая война? Кто в здравом уме поставит Athlon 64 X2 с TDP 89W в ноутбук, для которых, собственно Yonah и сделан?

BorisU писал(а):

---

Какая война? Кто в здравом уме поставит Athlon 64 X2 с TDP 89W в ноутбук...

---

Уже сейчас есть 2xCore 1.8GHz OpteronX65HE с TDP 55W, что вполне соответствует термопакету буков класса "замена настольного ПК". У меня Mobile A64 с TDP 62W, а сам бук и вовсе поддерживает и процессоры с термопакетом 81.5W.
Но вообще, выход мобильных 2xCore A64 вряд ли состоится раньше 2Q06, так что у AMD еще есть достаточно времени уменьшить TDP при одновременном ускорении. IMHO, 2.2-2.4GHz Mobile A64x2 с TDP <~50W вполне возможен.

BorisU
Дык вроде речь про Sossaman?

Кстати, по поводу 4xIssue Pentium-ов "Next Generation" (P-NG):
Я о uops fusion забыл, что на самом деле сближает P-M и K7/8.
Кстати, интересно узнать, сколько у ядра P-NG портов запуска, и какие именно.
У P-M вроде 5 (по крайней мере 5 reservation stations):
0: IU1; FPU/SSE/MMX (скалярные видимо); MMX1 (первая половинка вектора?)
1: IU2; SSE (вектор?); MMX2
2: Load
3: STA
4: STD
По сравнению с K8:
меньше IntUnits (2vs3), меньше Load-ов (1vs2), меньше (?) FP (1vs2), зато более продвинутый (асинхронный) Store

Цитата:

---

Дык вроде речь про Sossaman?

---

Что-то мне кажется, что он от Yonah отличается в основном названием

BorisU
Так Sossaman это не "next generation".
Не понял? А где и когда тогда будет это "следующее поколение"? В таком случае, что из себя представляют Sossoman / Yonah?

Next Generation Microarchitecture это Merom, Conroe, Woodcrest и т д.

А Yonah (И судя по всему Sossoman) это слегка подрихтованное ядро Pentium M + dual core на техпроцессе 65nm.

BorisU
А Yonah (И судя по всему Sossoman) это слегка подрихтованное ядро Pentium M + dual core на техпроцессе 65nm.
Согласен.

Гм.. а в чём конретно состоит "лёгкая подрихтация" кроме перехода на новый техпроцесс?

Ivan Andreevich
а в чём конретно состоит "лёгкая подрихтация" кроме перехода на новый техпроцесс?
Ну, вариантов может быть много. Начиная от улучшения управления энергопотреблением, и заканчивая переделыванием каких-то блоков.
Впрочем, не думаю, что будет что-то существенное: нарастят емкость буферов, улучшат управление энергопотреблением, да и оптимизируют расположение блоков.

Вроде обещали FPU ускорить. Ну и dualcore + общий кэш.

BorisU
Как? Это, помоему, самое слабое место pentium m.

BorisU
Вроде обещали FPU ускорить
Хм... Хорошо бы, но малореально. Потому что потребует, как мне кажется, заметного редизайна процессора.

Ivan Andreevich
Как?
Если бы я знал как — я бы давно уже на большой зарплате в интеле сидел

BorisU
Если бы я знал как — я бы давно уже на большой зарплате в интеле сидел
Ну, как бы способы известны. Другое дело, что на голом месте не прилепишь еще один блок FPU, просто чтобы "стало быстрее"...

matik
Другое дело, что на голом месте не прилепишь еще один блок FPU, просто чтобы "стало быстрее"...
В next-generation они, похоже, так и сделают?