BorisU
этот тест на текущей 2S платформе xeon упирается память, а не в процессор
Похоже, скорее даже в чипсет. Потому как формально 4 канала FB DIMM имеют весьма большую ПСП. Которой в реальных приложениях отнюдь не демонстрируют.

AMD опять соврали хотя и не намного. Лучший результат 5345 — 55.5 причем base, а не peak
Вряд ли здесь ложь. Скорее всего, на момент подготовки презентации так и было. Пока ее готовили, пока "просочилась" — результаты оказались не последними.

Нифига он не вырастет пропорционально частоте у AMD

matik
Похоже, скорее даже в чипсет
Именно, и новые чиспеты уже обещаны.

BorisU

Цитата:

---

Нифига он не вырастет пропорционально частоте у AMD

---

Как вам нравится каркать..Неужели не понятно, что и ВЫ тоже должны желать успеха АМД. Кому будет выгодна монополия Intel, кроме самой Intel? Фанатизм-фанатизмом, но мозги-то включать надо

SPECfp_rate2006
А где Int?

вспомнился диалог из советского мультфильма про собак-мушкетеров:
— сэр, я привык грудью встречать врага!
— еще бы сэр — свой куций хвост вы не покажите никому

судя по этому слайду с презентации

Барселона получит reg DDR2 800 в ...? (кто встречал более четкие слайды? )
JEDEC собирается "вывести из тени" reg DDR2 800?

matik
Какие-то намеки были, но пока непонятно.
Чтобы понять что там можно улучшить, надо хотя бы сперва понять как ведет себя Барселона

BorisU
Это вы так в Хайфе считаете?

Лучший результат 5345 — 55.5 причем base, а не peak
Я давненько на СПЕК не лазил, но то там вроде base от peak для зионов почти вплотную сидят. Если не ошибаюсь.

2GHz 50W 5335 показывает 54.1
Это к чему? Perf/watt считаем? Проц сразу в розетку включаем? А NB/FBDIMM куда?

Нифига он не вырастет пропорционально частоте у AMD
А во сколько тогда выйдет?

Полагаете цифра спек-фп окончательная для 2ггц Барсы? Не берусь утверждать, но почему нельзя ожидать и несколько больших результатов. Оттюнят платформу — и вперед

Именно, и новые чиспеты уже обещаны.
Вы так часто меняете платформу?

Warrax
А где Int?
Раз не сказано, значит особо хвастаться нечем Но и кислых цифр в инте ожидать думаю не стоит, д.б. нормальные, просто не столь видимо презентабельные, чтобы втискивать в презентацию. О, как

Барселона получит reg DDR2 800 в ...? (кто встречал более четкие слайды?
тут
Первая половина 08.

Степпинг B3 Phenom могЕт 3ггц.
http://www.fudzilla.com/index.php?optio ... 2&Itemid=1

X2
Это вы так в Хайфе считаете?
Никогда там не был

Это к чему?
К тому, что AMD почему-то решили сравнивать не с моделью одинаковой частоты.

Полагаете цифра спек-фп окончательная для 2ггц Барсы?
Я полагаю, что надо подождать и все увидим. А цифра и для Интел не окончательная

Вы так часто меняете платформу?
Лично я вообще не собираюсь 4 ядра брать в ближайшее время

BorisU
Никогда там не был
Стоп Мессаги не с Обетованной идут разве?

К тому, что AMD почему-то решили сравнивать не с моделью одинаковой частоты.
Можно подумать сравнения у Интел отличались всегда пунктуальностью и адекватностью

Я полагаю, что надо подождать и все увидим. А цифра и для Интел не окончательная
Не понял. Разве у интел не последний компайлер был?

Лично я вообще не собираюсь 4 ядра брать в ближайшее время
Желаете сразу взять 8-core SPARC T2?

X2
Мессаги не с Обетованной идут разве?
С чего вы это взяли?

Не понял. Разве у интел не последний компайлер был?
нет. И до выхода K10 компилятор могут проапдейтить еще
Не говоря уже про смену чипсета

Желаете сразу взять 8-core SPARC T2?
А этот изврат мне дома зачем?

А кто-нибудь знает — ZRAM похерен в планах АМД? Что-то ничего не указывает на то, что примут на вооружение эту технологию. То ли тех.трудности по ходу выявились, то ли много просят авторы. Ведь столько кэша можно было бы всунутьв К10.

BorisU
С чего вы это взяли?
Ответный вопрос как-то двояко звучит То ли нет — С чего вы это взяли?, то ли да — С чего вы это взяли? .
Ладно, проехали. Может я ошибся. Сейчас все не упомнить за давностью

нет. И до выхода K10 компилятор могут проапдейтить еще
Не говоря уже про смену чипсета
Еще проапдейтить? Сильно. Как там они только успевают !?
Ну так и у АМД осенью будет тоже. Раскроет Барселону как дует Ф.Меркури и М.Кабалье

Ох уж эти чипсеты. Все им мало ПС.

А этот изврат мне дома зачем?
Ну к чему эта буквальность Смайлик ж там стоял.

X2
ZRAM похерен в планах АМД?
Они и не обещали начать использовать его сразу же. Некоторое время все равно нужно на интеграцию технологии в существующие.
Думаю, рано или поздно мы его увидим в процессорах.

matik
Они и не обещали начать использовать его сразу же. Некоторое время все равно нужно на интеграцию технологии в существующие.
Думаю, рано или поздно мы его увидим в процессорах.
Так виды на ZRAM когда были сделаны? Если не ошибаюсь, уже как 1,5, если не 2 года назад. И за это время руки у них не дошли? Пропиарить в свое время успели, а конкретики так и нет до сих пор. Более того, что-то не видно вообще ZRAM в планах АМД до 2009 года. Это ж сколько времени тогда им требуется на интеграцию технологии в существующие?;) Или как в той поговорке "медленно запрягают ..."

Ну а что же Шанхай с 6МБ Л3? Тоже пролет? Ведь это продукт сл. года, как никак. Можно было бы все 24МБ разместить при той же площади.

Скорее всего выходит, что технология не оправдала ожиданий. Еще возможен вариант, что zram просто не вписывается будущую концепцию, учитывая что АМД не исключает на отход в дальнейшем от SOI — видимо здесь груз лиц. отчислений слишком давит.

X2
Так виды на ZRAM когда были сделаны?
Когда? Пару лет назад максимум. Цикл разработки нового ядра идет лет пять. Так что еще года три будет тихо.
Возможно, увидим в каком-нибудь Buldozer в 2009.

Ну а что же Шанхай с 6МБ Л3? Тоже пролет? Ведь это продукт сл. года, как никак. Можно было бы все 24МБ разместить при той же площади.
Зато скорость была бы совсем другой. Не факт, что 24МВ медленного кэша будут лучше, чем 6МВ быстрого.

AМД предлагает AMD64 расширения — LWP. До реальности видимо еще далеко, в смысле до воплощения в кремне. Когда будет — ХЗ.

matik
Зато скорость была бы совсем другой. Не факт, что 24МВ медленного кэша будут лучше, чем 6МВ быстрого.
Это еще вопрос. Если правильно помню, АМД лицензировала ZRAM второго поколения, тогда как первое поколение имело <3ns при 90нм. Скоростные характеристики д.б. улучшены во второй инкарнации, да еще при 45нм.
Да, SRAM быстрее, но насколь сильно проседала производительность и проседала ли она вообще, используя ZRAM в качестве L3 в серверных приложениях?

X2 писал(а):

---

Скоростные характеристики д.б. улучшены во второй инкарнации, да еще при 45нм.
Да, SRAM быстрее, но насколь сильно проседала производительность и проседала ли она вообще, используя ZRAM в качестве L3 в серверных приложениях?

---

Существующие семплы ZRAM работают максимум на 500МГц, поэтому для серверных процессоров в качестве кэша — вообще никак, максимум в бюджетных процессорах с интегрированным графическим ядром.
А вообще для ZRAM перспективен рынок эмбеддет устройств.

Warrax
Существующие семплы ZRAM работают максимум на 500МГц, поэтому для серверных процессоров в качестве кэша — вообще никак, максимум в бюджетных процессорах с интегрированным графическим ядром.
L3 обязательно работать на частоте ядра? Процессор — мультиклокинговая вещь, там юниты пашут на ровной, на половинной частоте и т.д.
А вот "никак" можно прояснить? Из-за того, что только 500мгц? И в этом причина отказа?

Чтобы использовать в бюджетных процессорах с интегрированным графическим ядром, надо еще видеоядро подогнать под SOI.

А вообще для ZRAM перспективен рынок эмбеддет устройств.
Встраиваемые решения — да, хороший для этого типа памяти рынок. Но в свете вчерашней новости, что Hynix лицензировала данную технологию для ее выхода на рынок DRAM — перспективы немалые.

X2
Но в свете вчерашней новости, что Hynix лицензировала данную технологию для ее выхода на рынок DRAM — перспективы немалые.
Дык для чипов памяти 500МГц — более чем достаточно. Потому что в DDR2-800 они работают на 400МГц Равно, как и в DDR3-1600.

L3 обязательно работать на частоте ядра? Процессор — мультиклокинговая вещь, там юниты пашут на ровной, на половинной частоте и т.д.
Задержки будут большие. Или очень большие. Характерные скорее для DRAM, чем для кэша. А в этом случае оно нафиг не нужно, говоря откровенно.

X2
L3 обязательно работать на частоте ядра?
назовете процессор, из ныне выпускаемых, с L2/L3 на чипе, работающей не на частоте ядра?

Из-за того, что только 500мгц?
это в 6(!) хуже текущих частот процессоров и фактически близко к производительности подсистемы памяти этих процессоров
при этом у технологического партнера АМД уже есть для 45нм готовые наработки по другому типу кэша — так зачем плыть против течения?

надо еще видеоядро подогнать под SOI
а что, есть подозрения что АМД сейчас этим не занята?

Warrax
назовете процессор, из ныне выпускаемых, с L2/L3 на чипе, работающей не на частоте ядра?
Стоп Речь шла исключительно про L3. К чему L2 поднимать?
Сейчас сходу не готов назвать. Но буду сильно удивлен, если таких процессоров нет. Неужели все серверные камни, имеющие L3 пашут на частоте ядра?

это в 6(!) хуже текущих частот процессоров и фактически близко к производительности подсистемы памяти этих процессоров
Стоп К ОЗУ еще надо "добираться", что сопряжено с доп. задержками. А тот же L3 "под боком" иметь лучше пусть даже с теми временными характеристками как у ОЗУ.

при этом у технологического партнера АМД уже есть для 45нм готовые наработки по другому типу кэша — так зачем плыть против течения?
Партнер какой? ИБМ? Да у АМД полно и своих наработок. У них патентная база пухнет периодически. К примеру, последний от А. Митчелла и Ко — "Cache memory subsystem including a fixed latency R/W pipeline". И что? Когда и где они найдут свое применение?
Возможно ZRAM — просто жертва авральной ситуации в стенах АМД. Они решили пойти традиционным путем. И я далек от мысли, что относительно низкая частота является фактором неиспользования ZRAM. На основе чего зиждется оценка, что 24MB ZRAM хуже 6MB SRAM в плане производительности при почти равной площади? Есть предварительные данные? К тому же, кэш SRAM привносит немалое тепловыделение. Это раз. Больше кэша, меньше выхода годных камней. Это два. Делать SRAM с уменьшением техпроцесса становиться затруднительно. Это три.

а что, есть подозрения что АМД сейчас этим не занята?
У меня ощущение, что они там ничем не заняты
Ну на начальном этапе это не намечается, IIRC — bulk(видео)+SOI(cpu) в одном флаконе. А когда дело дойдет до унификации, может статься, что и надобность в СОИ даже отпадет. АМД нынче намекает, что может перейти к bulk.

matik
Задержки будут большие. Или очень большие. Характерные скорее для DRAM, чем для кэша. А в этом случае оно нафиг не нужно, говоря откровенно.
Давайте посмотрим на это простым взглядом Что лучше — иметь ящик пива под боком (L3), или бежать за ним в ближайщий магазин (DRAM)? Где больше кайфа?

X2
Сейчас сходу не готов назвать. Но буду сильно удивлен, если таких процессоров нет. Неужели все серверные камни, имеющие L3 пашут на частоте ядра?
Да, это оказалось заметно выгоднее с точки зрения производительности. Последними с кэшем на частоте в несколько раз ниже ядра были PA-RISC 8xxx, если память не изменяет. На рынке х86 процессоров — К7 в исполнении Slot A.

Стоп К ОЗУ еще надо "добираться", что сопряжено с доп. задержками
При частоте работы Z-RAM порядка 500MHz задержки уже сравнимы с задержками доступа к памяти. Нет смысла городить что-то лишнее.

На основе чего зиждется оценка, что 24MB ZRAM хуже 6MB SRAM в плане производительности при почти равной площади?
На том основании, что память с частотой 500MHz существует — DDR500. И она продемонстрирует практически такие же (!) задержки, как и Z-RAM. Тогда какой смысл увеличивать размер кристалла, если память все равно имеет намного больший объем?

К тому же, кэш SRAM привносит немалое тепловыделение
Нет, это не так. Фактически, это наименее греющийся блок.

Делать SRAM с уменьшением техпроцесса становиться затруднительно. Это три.
Наоборот.

Что лучше — иметь ящик пива под боком (L3), или бежать за ним в ближайщий магазин (DRAM)? Где больше кайфа?
Вы не поняли... L3 из Z-RAM — это ящик пива не под боком, а у друга, который через дорогу от магазина. То есть времена путешествия СРАВНИМЫ.

matik

Цитата:

---

Последними с кэшем на частоте в несколько раз ниже ядра были PA-RISC 8xxx, если память не изменяет.

---

Там была довольно хитрая организация кэшей, выборка производилась довольно быстро и низкая частота мешала существенно меньше, чем могла бы. В принципе, подобный метод (полноскоростное хранилище тэгов при урезанной частоте памяти) довольно интересный вариант, который, теоретически, имеет шанс быть. Другое дело, что сейчас оценить преимущество того или иного варианта я не могу.

Цитата:

---

Нет, это не так. Фактически, это наименее греющийся блок.

---

Помнится, выясняли мы с тобой, что это несколько не так.. Несмотря на относительно небольшое потребление структурой — кэш, в силу высокой плотности расположения элементов, имеет высокое удельное тепловыделение (на единицу площади).

Цитата:

---

Вы не поняли... L3 из Z-RAM — это ящик пива не под боком, а у друга, который через дорогу от магазина. То есть времена путешествия СРАВНИМЫ.

---

Хорошо организованный L3 — скорее аналог подвала с несколькими ящиками пива, причем общего подвала для нескольких квартир (ядер). При этом даже при небольшой частоте выборки он может оказаться полезным в силу интегральной пропускной способности (для коротких шин можно не ограничиваться 2*64 разрядами, а сделать шину L3 шириной, скажем, в 512 бит. Каждому ядру. ). Аналогией будет подвал с несколькими входами и без очереди на кассе.

Stranger_NN
Помнится, выясняли мы с тобой, что это несколько не так.. Несмотря на относительно небольшое потребление структурой — кэш, в силу высокой плотности расположения элементов, имеет высокое удельное тепловыделение (на единицу площади).
Действительно, был такой разговор.
Но тепловые карты процессоров показывают, что кэш — греется меньше всего. Увы.

для коротких шин можно не ограничиваться 2*64 разрядами, а сделать шину L3 шириной, скажем, в 512 бит. Каждому ядру
Угу. И замучаться с арбитражем доступа

matik

Цитата:

---

Действительно, был такой разговор.
Но тепловые карты процессоров показывают, что кэш — греется меньше всего. Увы.

---

Понимаешь, какое дело, нагрев очень сильно зависит от алгоритмов тестирования. В определенных ситуёвинах кэш, действительно, почти не работает. А иногда — очень даже работает, что принципиально меняет потребление ячеек SRAM. Поэтому тепловые карты без четкого понимания текущего состояния дел в процессоре — практической ценности почти не имеют. Тогда, как ты помнишь, как раз и зацепились за то, что процессоры отличающиеся только размером кэша давали очень разные величины нагрева.

Цитата:

---

Угу. И замучаться с арбитражем доступа

---

Мммм.. Или многопортовую память с отдельной памятью тегов сделать, или, что проще и эффективнее, кольцевой доступ по маркеру с пропуском пустых "окон".

Stranger_NN
Мммм.. Или многопортовую память с отдельной памятью тегов сделать
Которая съест весь выигрыш от Z-RAM — потому что ячейки Z-RAM нельзя сделать многопортовыми

или, что проще и эффективнее, кольцевой доступ по маркеру с пропуском пустых "окон"
Тогда вообще непонятно, нафига в такой архитектуре Z-RAM: проще на кольцевую шину посадить сразу контроллер памяти. Латентности будут сравнимы, да еще и латентность кольцевой шины добавится.

Понимаешь, какое дело, нагрев очень сильно зависит от алгоритмов тестирования
Видел термограммы работающего процессора. Кэш — самый холодный участок.

А иногда — очень даже работает, что принципиально меняет потребление ячеек SRAM
Результат — единицы Ватт. Процессоры одного степинга с разным объемом кэша практически не отличаются от тепловыделению. Если тебе известны обратные примеры — давай.

matik

Цитата:

---

Которая съест весь выигрыш от Z-RAM — потому что ячейки Z-RAM нельзя сделать многопортовыми

---

Уверен? Мне кажется, что одно многопортовое устройство на блок вполне реально прикрутить. Другой вопрос, надо ли.

Цитата:

---

Тогда вообще непонятно, нафига в такой архитектуре Z-RAM: проще на кольцевую шину посадить сразу контроллер памяти. Латентности будут сравнимы, да еще и латентность кольцевой шины добавится.

---

Да не будет там никакой лишней латентности, я ж в свое время даже расчет приводил. А Z-RAM в качестве одного из абонентов этой псевдокольцевой структуры (как L3) вполне себе будет комильфо, потому что, скажем, запрос на данные будет ОДНОВРЕМЕННО поступать и в кэш третьего уровня и в контроллер памяти. Что, разумеется, существенно сократит общую латентность подсистемы памяти.

Латентность такого L3 будет, конечно, побольше, чем у кэша, собранного на стантартной SRAM, но по моей прикидке все равно выходит в несколько раз меньше, чем у основной памяти. Да плюс к тому очень быстрая доставка данных после выборки — вообше с несравнимой с основной памятью скоростью. Несколько большая латентность по-моему, вполне скомпенсируется очень большим размером кэша — ведь к основной памяти обращений станет куда как меньше.

Цитата:

---

Видел термограммы работающего процессора. Кэш — самый холодный участок.

---

Хех.. Понятно, что работающего. А насколько напряженно работали те или иные участки процессора? Может быть, там кэш вообще летел мимо кассы? Надо знать какой именно алгоритм грузит процессор, какие части камня наиболее нагружены и все такое.. А так... Ну, занимательная картинка, да. Тем более, снятая через какой-никакой радиатор, наверное, с огого какой тепловой инерцией... Если же рассмотреть алгоритм, который очень тщательно грузит кэш (например, архиватор со словарем чуть меньше размера кэша при создании ба-а-альшого архива), то картинка будет другой..

Цитата:

---

Результат — единицы Ватт. Процессоры одного степинга с разным объемом кэша практически не отличаются от тепловыделению. Если тебе известны обратные примеры — давай.

---

Мммм.. Я бы сказал, что ватт до 10-12 разница получается (между нулевой нагрузкой на кэш и 100%). В потреблении современных процессоров — согласен, копейки. Но вот ведь какое дело, выделяется это тепло на очень маленькой площади за очень малое время. Что может вызвать локальный перегрев кристалла.

Stranger_NN
Насколько мне известно, ТДП одинаковых процессоров с разным кол-вом кэша (хотя бы тот же целерон 300 не-А vs A и более свежее — Duron vs Athlon, Sempron vs Athlon 64, C2D 4MB vs 2MB) — одинаковое. Пусть даже кэш кушает немного (те же 5-10 ватт). Площадь рассеивания он тоже своим присутствием увеличивает. Получается что у процессора с бОльшим кол-вом кэша мощность на единицу площади меньше. Т.е. и охладить его должно быть не сложнее.

matik

>Последними с кэшем на частоте в несколько раз ниже ядра были PA-RISC 8xxx, если память не изменяет.

Изменяет У Ирисок семейства 8К все кэши (собстввенно, уровень-то был один) работали на частоте ядра, даже если и были внешними. Последними были Альфы (EV6 с производными, к которым приделывалось до 16Мб S-cache, обычно на статике с отложенной записью) и Спарки (у 3-го и 4-го Ультры ядро получилось большое, пришлось кэш наружу вынести, но у i'шек уже был более компактный встроенный).

---

Потребление кэш-памяти сильно зависит от её организации и размещения. Например, удельные значения для D-cache и физически сегментированного асинхронного T-cache будут отличаться на порядки.

matik
Да, это оказалось заметно выгоднее с точки зрения производительности. Последними с кэшем на частоте в несколько раз ниже ядра были PA-RISC 8xxx, если память не изменяет. На рынке х86 процессоров — К7 в исполнении Slot A.
И у повера+ внекристальный Л3 тоже на частоте ядра?

При частоте работы Z-RAM порядка 500MHz задержки уже сравнимы с задержками доступа к памяти. Нет смысла городить что-то лишнее.
Тогда непонятно, зачем лицензировать то, что привносит "лишнее"?

На том основании, что память с частотой 500MHz существует — DDR500. И она продемонстрирует практически такие же (!) задержки, как и Z-RAM. Тогда какой смысл увеличивать размер кристалла, если память все равно имеет намного больший объем?
И DDR500 можно использовать в серверных продуктах?
Не понял, где размер кристалла увеличивается? Он не только не увеличивается, а несколько уменьшается даже при использовании ZRAM (24MB)в качестве Л3 супротив SRAM (6MB). Объемы безусловно несопостовимы, до ОЗУ бегать все равно надо. Хотите сказать, что у RDIMM задержки такие как у L3 ZRAM?

Нет, это не так. Фактически, это наименее греющийся блок.
Это скорее справедливо для более ранних продуктов. Возможно это касалось уникорных камней. Но в эпоху многоядерности тепловыделение от работы кэша д.б. уже более существенное, ИМХО.
Действительно непонятно, в какой момент тепловизором были сняты те или иные споты камня. Idle? Load? Какие задачи выполнялись?

Наоборот.
Уверены? Возможно я перепутал с eDRAM. Спорить не буду.

Вы не поняли... L3 из Z-RAM — это ящик пива не под боком, а у друга, который через дорогу от магазина. То есть времена путешествия СРАВНИМЫ.
Бегать за продолжением банкета так или иначе все равно приходится. Можно бегать и за парой бутылок, и за ящиком. Да и бегать можно по-разному, расстрачивая по ходу дары Бахуса. Можно и курьеру дать купюру-другую (при том что ему все равно бежать, а вам нести затраты по-любому), чтобы не утруждать себя лишней беготней при условно сравнимом вр. путешествия. Вопрос лишь в организации банкета.

Yury_Malich
http://www.xbitlabs.com/articles/cpu/print/amd-k10.html
С выходом статьи!

А почему только на англ.?
Maria Malich — ваша супруга?
Кто делал перевод на англ?
Инфо бралась из открытых источников? Ссылки в конце разве не требуются?

X2

>И у повера+ внекристальный Л3 тоже на частоте ядра?

У Повара 4\4+ в стандартном 4-процессорном (8-ядерном) модуле имеется по 32Мб B-cache на каждый процессор. Работает на 1/3 частоты ядра, интерфейс мультиплексируется с шиной памяти. Только вот этот B-cache не на статической памяти, а на собственно извращённой динамической (Merged Logic DRAM); тэги хранятся в процессоре. В Поваре 5\5+ он стал лишь побольше (36Мб) и побыстрее (1/2 частоты ядра). Соответственно, типичная load-to-use latency для B-cache у Повара 4\4+ была ~120 тактов, у Повара 5\5+ -- ~80 тактов. Большой погоды он не делает, но и больших денег тоже не стоит, да и Межделмаш вполне может себе позволить выпендриваться подобным образом.

Ivan Andreevich
Если сравнить P4 EE 3.4 (M0) и P4 2.26@3.4 (M0), у второго отключен 2метровый кэш — разница по нагреву достаточно существенная, и если первый сравним по нагреву с прескотом, то второй холодней D1 (-10град.).
Ну а у D1 и D1-128 — на одной частоте разница по нагреву практически не заметна.

SergK
Если сравнить P4 EE 3.4 (M0) и P4 2.26@3.4 (M0), у второго отключен 2метровый кэш
Неправильное сравнение. Это два РАЗНЫХ степинга, сделанные на базе РАЗНЫХ техпроцессов. Никакого "отключенного L3 cache" в M0 нет.

matik
Звиняйте... уже дошло что Northwood и Gallatin.

X2
1.Скоро будет.
2.Да. А это имеет значение?
3.Не знаю, не я.
4.Да. 5.Не обязательно.

Спасибо

Хех.. "Суха теория, мой друг, но древо жизни зеленеет".

Поставил на домашнем компьютере следственный эксперимент с использованием любимого тестового приложения — WinRAR. Играл, сами понимаете, размером словаря, процессор у меня AMD64 с эксклюзивным кэшем, так что очень чисто у меня можно проверить использование L2.. При установке словаря в 64кб (в размер L1D) и сжатии некоторого тестового массива данных (каталог CoD2) — температура процессора составила у меня (с учетом теплой погоды) — 43оС (на холостом ходу — 36оС). При установке словаря в 512кб (в размер L2) — температура поднялась до 44-45оС. Несмотря на увеличение поверхности теплоотвода.

Мониторил программой SpeedFan, антивирус и все резиденты выключены/выгружены, обороты вентилятора зафиксированы на 100%.. Тест не совсем, конечно чистый, потому как интерфейсы всякие, да многозадачность, но тем не менее достаточно показательно.

TDP — параметр усредненный, и как следствие, не очень показательный в плане тонкостей..

Stranger_NN
Этот эксперимент ты легко объяснишь. Дело в том, что в случае, если рабочее множество помещается в кэш, у тебя процессор меньше простаивает в ожидании данных из памяти.
То есть больший процент времени работают ФУ.
Именно они и создают дополнительный нагрев.

matik, я уже думал над этим.. Частично ты, конечно, прав, но в данном случае загрузка процессора что так, что эдак — стабильно лежала на 100%. Вчистую замерять в домашних условиях невозможно (я представляю себе установку дл корректного снятия тепловой карты в динамике, но вот собрать ее — увольте), однако, эффект все равно есть..

Stranger_NN
А если сравнить т-ру под Prime95, FFT size = L1, FFT size = L2?

Ivan Andreevich, идея. Попробую, как до домашнего компа доберусь.

Stranger_NN
Ну как?